Programación y evaluación en un FPGA del nivel físico de un módem OFDM para comunicación por la red eléctrica doméstica
2014Profesores: Dr. Alfonso Prieto Guerrero y Dr. Gerardo Laguna Sánchez (UAM Lerma)
Resumen: La línea eléctrica es una red prácticamente omnipresente, con enchufes disponibles virtualmente en cualquier lugar donde es posible la existencia de una terminal de comunicación. Ésa es la razón por la cual la tecnología de comunicaciones PLC (Power – Line Communication) es un área de investigación muy atractiva. En esencia, la tecnología PLC representa el formidable reto de transmitir datos a través de un medio que fue originalmente diseñado para la distribución de energía eléctrica y no para la transmisión de datos. Los investigadores e ingenieros deben considerar algunas características de este medio que lo hacen en cierta forma uno de los peores canales de comunicación. Para minimizar los efectos de la atenuación, el ruido y, al mismo tiempo, maximizar el aprovechamiento del canal, se emplean avanzadas técnicas de procesamiento de señales y comunicaciones digitales, tales como la técnica de asignación de bits (conocida com o esquema Multi-Tono Discreto o DMT, por sus siglas en inglés) y el multiplexado por repartición en frecuencias ortogonales (orthogonal frequency – division multiplexing, OFDM), que ha sido adoptada como técnica de señalización básica para la tecnología PLC doméstica. Por lo que es necesario que el alumno cuente con conocimientos en comunicaciones digitales, procesamiento digital de señales, programación en lenguaje C y diseño lógico-digital.
Objetivo general
- Diseñar y programar en un FPGA los algoritmos de la capa física de un módem OFDM para un enlace PLC.
Objetivos específicos
- Diseñar y programar en un FPGA los módulos de modulación y demodulación OFDM.
- Diseñar y programar en un FPGA el módulo de sincronización.
- Diseñar y programar en un FPGA los módulos de estimación de canal y estimación de ruido.
- Diseñar y programar en un FPGA el módulo de igualamiento (Equalizer).
- Evaluar el desempeño de los algoritmos diseñados en una tarjeta de desarrollo con el FPGA seleccionado.
Ultima actualización 14/08/2022 por pcyti