Programación y evaluación en un FPGA del nivel físico de un módem OFDM para comunicación por la red eléctrica doméstica

Descargar versión PDF

Profesores: Dr. Alfonso Prieto Guerrero y Dr. Gerardo Laguna Sánchez (UAM Lerma)

ResumenLa línea eléctrica es una red prácticamente omnipresente, con enchufes disponibles virtualmente en cualquier lugar donde es posible la existencia de una terminal de comunicación. Ésa es la razón por  la  cual  la  tecnología  de  comunicaciones PLC (Power – Line Communication)  es  un  área  de investigación muy atractiva. En esencia, la tecnología PLC representa el formidable reto de transmitir datos a través de un medio que fue originalmente diseñado para la distribución de energía  eléctrica  y  no  para  la  transmisión  de  datos.  Los  investigadores  e  ingenieros  deben considerar algunas características de este medio que  lo hacen en cierta forma uno de los peores canales de comunicación. Para  minimizar  los  efectos  de  la  atenuación,  el  ruido  y,  al  mismo  tiempo,  maximizar  el aprovechamiento  del  canal,  se  emplean  avanzadas  técnicas  de  procesamiento  de  señales  y comunicaciones digitales, tales como la técnica de asignación de bits (conocida com o esquema Multi-Tono Discreto  o  DMT,  por  sus  siglas  en  inglés)  y  el  multiplexado  por  repartición  en frecuencias ortogonales (orthogonal frequency – division multiplexing, OFDM), que ha sido adoptada como técnica de señalización básica para la tecnología PLC doméstica. Por lo que es necesario que el alumno cuente con conocimientos en comunicaciones digitales, procesamiento digital de señales, programación en lenguaje C y diseño lógico-digital.

Objetivo general

  • Diseñar y programar en un FPGA los algoritmos de la capa física de un módem OFDM para un enlace PLC.

Objetivos específicos

  • Diseñar y programar en un FPGA los módulos de modulación y demodulación OFDM.
  • Diseñar y programar en un FPGA el módulo de sincronización.
  • Diseñar y programar en un FPGA los módulos de estimación de canal y estimación de ruido.
  • Diseñar y programar en un FPGA el módulo de igualamiento (Equalizer).
  • Evaluar el desempeño de los algoritmos diseñados en una tarjeta de desarrollo con el FPGA seleccionado.

Última actualización: June 2, 2016 at 17:26 pm

Propuesta de un sistema no supervisado de reconocimiento y clasificación de rostros con técnicas basadas en CBIR

Regresar a Proyectos de Investigación para alumnos de Maestría

P C y T I