Programación y evaluación en un FPGA del nivel físico de un módem OFDM para comunicación por la red eléctrica doméstica

Descargar versión PDF

Profesores: Dr. Alfonso Prieto Guerrero y Dr. Gerardo Abel Laguna Sánchez (UAM Lerma)

Resumen: Lorem ipsum dolor sit amet, consectetur adipiscing elit. Curabitur venenatis tellus a mauris malesuada mollis. Vestibulum cursus nunc enim, eu vulputate nunc tempus ac. In hac habitasse platea dictumst. Pellentesque habitant morbi tristique senectus et netus et malesuada fames ac turpis egestas. Nam lacinia odio at massa faucibus, vitae elementum orci auctor. Ut quam augue, auctor a ante et, vehicula ultrices sem. Nunc ac felis maximus, faucibus est eu, tincidunt elit. Donec eget magna sed dolor dignissim interdum. Duis viverra suscipit orci, ac viverra mauris consequat vitae. Lorem ipsum dolor sit amet, consectetur adipiscing elit. Proin eu quam eu orci consectetur porttitor sed a lacus. Nullam fringilla dapibus dolor et malesuada. Aliquam a lacus sit amet ex sodales fermentum. Quisque in lacus odio. Proin placerat, erat nec hendrerit tristique, nibh nulla congue nisl, in efficitur est sem quis augue. Integer ac leo nec tortor fringilla porta eget et nisi. Phasellus euismod pellentesque metus, ac efficitur nisi vulputate quis. In aliquam enim sed felis semper suscipit. Phasellus ac sollicitudin diam, ac finibus urna. Mauris sagittis nisi volutpat tincidunt posuere. Sed gravida venenatis ante a iaculis. Duis viverra, odio a efficitur viverra, augue nunc tristique nunc, eget feugiat erat eros sit amet.

Objetivo general

  • Diseñar y programar en un FPGA los algoritmos de la capa física de un módem

Objetivos específicos

  • Diseñar y programar en un FPGA los módulos de modulación y demodulación OFDM
  • Diseñar y programar en un FPGA el módulo de sincronización
  • Diseñar y programar en un FPGA los módulos de estimación de canal y estimación de ruido
  • Diseñar y programar en un FPGA el módulo de igualamiento (Equalizer)
  • Evaluar el desempeño de los algoritmos diseñados en una tarjeta de desarrollo con el FPGA seleccionado

Última actualización: April 2, 2016 at 8:45 am

Proceso de Admisión al Posgrado

Regresar a

P C y T I